מבנה מערכות מחשוב - 2024
- 137 שאלות
- 135 תגובות
- 0% הושלמו
- equalizer סטטיסטיקות
- share שתף
מנהלים:
Discuss, Learn and be Happy דיון בשאלות
help
brightness_4
brightness_7
format_textdirection_r_to_l
format_textdirection_l_to_r
מה מהבאים אינו מצב במחזור השעון?
1
| done | ||
הרצאה 4 - יש 4 סוגי מצבים במחזור השעון: Flow (רוב הזמן), Stabilize (לקראת הסוף), Store (בסוף) ו-Wait (המתנה למחזור הבא)
מיין לפי
מוניטין: 1
הרצאה 4 - יש 4 סוגי מצבים במחזור השעון: Flow (רוב הזמן), Stabilize (לקראת הסוף), Store (בסוף) ו-Wait (המתנה למחזור הבא)
מה סדר המצבים במחזור השעון?
1
| done | ||
הרצאה 4 - יש 4 סוגי מצבים במחזור השעון: Flow (רוב הזמן), Stabilize (לקראת הסוף), Store (בסוף) ו-Wait (המתנה למחזור הבא)
באיזה מהמצבים הבאים ה-Flip-Flop יישאר באותו המצב?
1
| sentiment_very_satisfied | ||
הרצאה 4 -
1. Set State (S=1,R=0) – הפלט של Q יהיה גבוה וה-flip-flop יישאר עד שהקלטים ישתנו.
2. Reset State (S=0,R=1) – הפלט של Q יהיה נמוך וה-flip-flop יישאר עד שהקלטים ישתנו.
3. Hold (S=0, R=0) – ה-flip-flop יישאר באותו המצב שהיה קודם לכן.
4. Invalid State (S=1, R=1) – מצב שאינו תקין, צריך להימנע מ-flip-flop ששני הקלטים גבוהים ביחד.
מיין לפי
מוניטין: 1
הרצאה 4 -
1. Set State (S=1,R=0) – הפלט של Q יהיה גבוה וה-flip-flop יישאר עד שהקלטים ישתנו.
2. Reset State (S=0,R=1) – הפלט של Q יהיה נמוך וה-flip-flop יישאר עד שהקלטים ישתנו.
3. Hold (S=0, R=0) – ה-flip-flop יישאר באותו המצב שהיה קודם לכן.
4. Invalid State (S=1, R=1) – מצב שאינו תקין, צריך להימנע מ-flip-flop ששני הקלטים גבוהים ביחד.
מהו מצב לא תקין ב-Flip-Flop?
1
| done |
הרצאה 4 - Invalid State (S=1, R=1) – מצב שאינו תקין, צריך להימנע מ-flip-flop ששני הקלטים גבוהים ביחד.
מה השיפור שיש ב-D-Flip-Flop ביחס ל-R-S Flip-Flop?
1
| done | ||
הרצאה 4 - בלוק שיש לו מצב נוסף של קלט שנועל את המצב הקיים. הוא מקבל קלט נתונים יחיד (D), קלט של השעון (C) ויש לו שני פלטים: הפלט העיקרי (Q) והמשלים שלו (Q Negative). הבלוק מסונכרן עם אותות השעון והקלט של השעון C מצביע מתי המנעול יכול לקרוא את D:
• C=1 – המנעול פתוח (ייקח את D לזיכרון)
• C=0 – המנעול סגור
כאשר C מייצג מתי המנעול יכול לקרוא את D.
מיין לפי
מוניטין: 1
הרצאה 4 - בלוק שיש לו מצב נוסף של קלט שנועל את המצב הקיים. הוא מקבל קלט נתונים יחיד (D), קלט של השעון (C) ויש לו שני פלטים: הפלט העיקרי (Q) והמשלים שלו (Q Negative). הבלוק מסונכרן עם אותות השעון והקלט של השעון C מצביע מתי המנעול יכול לקרוא את D:
• C=1 – המנעול פתוח (ייקח את D לזיכרון)
• C=0 – המנעול סגור כאשר C מייצג מתי המנעול יכול לקרוא את D.
מה זה Edge Triggered Flip-Flop?
1
| done | ||
הרצאה 4 - בלוק שמשנה את המצב רק במעבר של אות שעון ויש לו שני סוגים: חיובי ושלילי. לשערים לוקח זמן להתייצב בין המעברים. מטרתו העיקרית היא לאחסן מידע במהירות בזמן מדויק של קצה השעון.
איך מגדירים רגיסטרים בהקשרי Flip-Flop?
1
| done | ||
הרצאה 4 - אוסף של Flip-Flops נעולים שמאוגדים ביחד על מנת לשמור מספר ביטים. רגיסטרים לרוב משומשים לאחסן נתונים זמניים, נתונים שעוברים בין חלקים שונים של המעגל ומהווים רכיבים של מעבדים ומערכות זיכרון.
מה זה Register File?
1
| done |
הרצאה 4 - סט של רגיסטרים ב-CPU המשומש לביצוע חישובים. מספרים בינאריים משומשים על מנת לבחור כתובת של הרגיסטרים, לדוג': 01100 (12) יבחר את הרגיסטר ה-13. על מנת לחסוך בזמן, אנחנו מעצבים את קובץ הרגיסטר לקרוא 2 רגיסטרים בכל פעם (מתעלמים מהפלט של האוגר השני אם הוא לא נחוץ).
מיין לפי
מוניטין: 1
הרצאה 4 - סט של רגיסטרים ב-CPU המשומש לביצוע חישובים. מספרים בינאריים משומשים על מנת לבחור כתובת של הרגיסטרים, לדוג': 01100 (12) יבחר את הרגיסטר ה-13. על מנת לחסוך בזמן, אנחנו מעצבים את קובץ הרגיסטר לקרוא 2 רגיסטרים בכל פעם (מתעלמים מהפלט של האוגר השני אם הוא לא נחוץ).
מה מהבאים אינה טכנולוגיה של הזיכרון הראשי?
1
| done | ||
הרצאה 4 -
טכנולוגיות של הזיכרון הראשי
1. SRAM (Static Ram) – משתמש ב-D-flip-flops על מנת לאחסן ביטים בתוך ה-CPU cache.
2. DRAM (Dynamic RAM) – משתמש בקבלים על מנת לאחסן ביטים ויותר קומפקטי מה-SRAM.
3. SDRAM (Synchronous DRAM) – מסנכרן את שעון ה-CPU על מנת לשפר זמן ומהירות תגובה.
4. DDR (Double Data Rate) – טכנולוגיית SDRAM שמעבירה נתונים פעמיים בכל מחזור שעון.
מיין לפי
מוניטין: 1
הרצאה 4 - טכנולוגיות של הזיכרון הראשי
1. SRAM (Static Ram) – משתמש ב-D-flip-flops על מנת לאחסן ביטים בתוך ה-CPU cache
2.DRAM (Dynamic RAM) – משתמש בקבלים על מנת לאחסן ביטים ויותר קומפקטי מה-SRAM.
3. SDRAM (Synchronous DRAM) – מסנכרן את שעון ה-CPU על מנת לשפר זמן ומהירות תגובה.
4. DDR (Double Data Rate) – טכנולוגיית SDRAM שמעבירה נתונים פעמיים בכל מחזור שעון.
לאיזה מטכנולוגיות הזיכרון הראשי יש את מהירות ה-RAM הגבוהה ביותר ביחס לזמן?
1