VLSI

איפה מדברים על "שתי וערב"?

מזעור גובה החיווט מקומי גורם לזמן השהיה לגדול - זה לא נכון, רשום בפירוש בשקופית 53 בהרצאה על חיווטים שזה נשאר קבוע

הכוונה ש tpd נשאר קבוע

עמוד 55. רשום שההשהייה בFULL SCALING נשאר קבוע ובעצם עולה ביחס לtpd של הטרנזיסטור ולכן לא נקטין את הגובה

שאומרים גובה החיווט הכוונה שלכם פה לגובה של החוט מעל המצע? או למימד פיזי של גובה החוט?

page 61: Low metals (M1, M2) are used for local interconnect, so they are thin and dense. Higher metals are used for global routing, so they are thicker, wider and spaced farther apart.

lecture 6 page 21: *Avoid Bends in Polysilicon and Diffusion *Orient all transistors in one direction. *Minimize Bitline Capacitance.

יש למישהו איזה רפרנס על הצורך בחישול ארוך?

מישהו יכול לפרט?

למה קבלי צימוד ו IR DROP פוגעים ב SNM?

Current flows from the power source through a non-zero resistance, causing a voltage drop.  This is known as IR Drop. This causes both noise, as well as lower speed and noise margins זה מהעמודים האחרונים של ההרצאה האחרונה, וקבלי צימוד קשור לIR איכשהו

מה הכוונה בזה שעולה לנו DESIGN RULES?

אני חושב שהכוונה שזה מקשה על DRC למה זה עולה לי בLogic Swing?

lecture6 page 9: *Noise Margins *Logic Swing *Speed *Design Rules

Fast – only 1 transistor in signal path.