VLSI

לא מצאתי שכתוב משהו על ESD במצגות אז אפשר להשתמש בזה: (ESD - ElectroStatic Discharge) https://en.wikipedia.org/wiki/Electrostatic_discharge ואם הבנתי נכון הכוונה להגנה מפני פריקה של חשמל סטטי שעלולה לפגוע בצ'יפ.

ELECROMIGRATION - הובלת חומר הנגרם כתוצאה מהתנועה ההדרגתית של יונים במוליך עקב העברת המומנטים בין הולכת אלקטרונים לאטומי מתכת מפוזרים (לפי גוגל )

מה זה I/O (אני מכיר רק input/output) ומתי למדנו על זה?

Lecture 6: Memory Design page:4/99 ROM-Non Volatile SRAM/DRAM - Volatile NVRWM(Flash) - Non Volatile

FOX -Field Oxide LOCOS - LOCal Oxidation of Silicon STI -Shallow Trench Isolation Lecture 2:Process and Layout Page 10/64 The LOCOS Process has two problems: » Bird’s Beak makes it hard to make transistors close to each other. » A parasitic MOSFET can turn on underneath the FOX. Solution: Shallow Trench Isolation (STI) and Field Implants

 NRE (non-recurrent engineering) costs » design time and effort, mask generation » one-time cost factor

יש שתי שאלות כאלה אבל עם תשובות שונות יכול להיות? (בשנייה זה להשתמש בטכנולוגיה ישנה ולקצר את זמן הפיתוח??)

לא, השניה מדברת על non recurrent שזה עלות חד פעמית בייצור הצ'יפ

Recurrent costs » silicon processing, packaging, test » proportional to volume » proportional to chip area

2019 סמסטר ב: כשטימור נשאל לנושא במודל, הוא לא ציין כי הגדלת כמות זכרון על צ'יפ עומדת בחוק מור

Lecture 4:Technology Scaling page 2/31 graphs: Die Size Growth Evolution in Memory Complexity number of components on a chip Cost per Transistor Scaling

YIELD - אחוז הצ׳יפים הטובים מתוך כל הצ׳יפים הנמצאים על הWAFER( נראה כמו תקליט ) DIE - הריבועים הקטנים על הWAFER שעליהם עושים את הטרנזיסטורים האחוז של הצ׳יפים הטובים לשימוש גדל אם נגדיל את הWAFER שלנו כי אז יכנסו יותר ריבועים אותו דבר אם נקטין את הריבועים שלנו והWAFER ישאר אותו גודל. Lecture 1: Introduction Page 63/69

Lecture 2:Process and Layout Page 24/64  Charge is built up on interconnect layers during deposition.  If enough charge is created, this can cause a high voltage to breakdown the thin gates

Lecture 3: VT*-page 20/85 Alpha -page 21/85 BSIM-page 22/85 The main model used by simulators today is the BSIM4 model. This model uses hundreds of parameters to achieve a good fit.

הייתה במבחן שאלה בסגנון רק על locos ןsti עם מוספט פרזיטי

Lecture 2:Process and Layout page 40/64 Thyristors created by parasitic BJT transistors can turn on and short VDD and GND To eliminate some latchup, use lots of well/substrate contacts.